칩-패키지 연결 검증 솔루션
칩과 패키지 설계 간의 연결성을 추출하여 통합 시스템 연결을 검증합니다.
제품 출시 주기를 단축하기 위해 초기 단계에서 패키지 설계를 통해 I/O 패드 구성 계획 및 칩-패키지 연결 검증을 완료합니다.
완벽하고 강력한 칩-패키지 연결 확인
오류 없는 칩-패키지 연결 참여
쉽고 편리한 오류 디버깅 환경
사용자 중심의 칩-패키지 사양
긴 설계 반복을 줄이기 위한 빠른 디버깅 TAT
다양한 패키지 유형 지원
효율적인 의사소통 방법
패키지 카지노 규칙 인터페이스
백엔드 카지노 규칙
RDL 포함
IO 패드 및 범프
구성 계획