고급 고속 Fastspice 에뮬레이터
획기적인 Fastspice 알고리즘, 지능형 토폴로지 회로 식별 및 자동 분할 기술.
고급 소프트웨어 아키텍처 및 데이터 구조.
이벤트 중심의 아키텍처는 다중 스레드 효율, 사후화 회로 토폴로지 최적화, RC 감소 기능 및 회로 유형을 기반으로 내장 된 편리한 기능 옵션을 향상 시켰습니다.
시뮬레이션 후 표준 표준 프로세스를 포함한 3D-IC 및 다중 프로세스 시뮬레이션 기술을 지원합니다.
이벤트 구조 아키텍처는 다중 스레딩 효율을 향상시킵니다
사후 모방 레이아웃 및 RC 감소 최적화
적응 형 듀얼 엔진에 의해
우수한 아날로그 정확도 및 디지털 성능을 달성
모듈 레벨에서 전체 칩까지
원 스톱 회로 시뮬레이션 솔루션
고급 인프라 및 효율적인 출력 시스템
추가 비용을 급격히 줄입니다
20 억 + 구성 요소
기계 학습 알고리즘 기반
AI 알고리즘의 회로 감지 및 자동 구분
Flash/DRAM/SRAM
기능 확인,
타이밍 및 전력 소비
SRAM
기능화
맞춤형 디지털 회로
풀 칩 시뮬레이션
(클럭 트리/MCU)
SOC 풀 칩 시뮬레이션
(Transceiver/Display Circuit/
CIS/PMIC 등)